전계효과 트랜지스터(FET)는 현대 집적회로(IC)의 핵심소자로 로직과 메모리 응용 모두에 필수적이며 반도체 소자의 소형화/적층화에 따라 공간의 한계를 극복하고 IC 집적도를 높일 수 있도록 평면 구조에서 벗어나 고밀도, 고성능 3차원 구조로 진화 중입니다. 즉, sub-10 nm 노드에 대응하기 위해 실리콘 채널을 핀 모양으로 제작하여 게이트 전극이 채널을 3 면으로 둘러싼 구조를 개발, 게이트 커플링 효율을 높였으나 실리콘 기반 채널 기반 Fin-FET 은 초미세공정 노드(sub-5nm technology node)에 들어섬에 따라 단채널 효과 및 누설전류 증가, 이동도의 기하급수적 저하를 피할 수 없습니다. 이에 따라 트랜지스터의 성능 저해없이 게이트 길이 초미세 스케일링에 따른 채널 바디 두께의 상당한 감소가 필히 요구되고 있습니다. 결국, 이러한 “구조적” 혁신과 함께 성능 향상을 위해 기존 채널을 대체할 수 있는 소재 및 관련 공정 연구가 필수적이고, “재료” 측면에서 원자층 반도체 소재는 sub-nm 초박막 수준의 두께와 불포화 결합이 없는 표면 특성으로 인해 Hyper-scaling 시대를 앞두고 큰 주목을 받고 있습니다.

하지만, 현재까지 원자층 두께 소재 기반 FET 제작 및 평가는 평면형 채널 구조에 한하는 연구가 대부분으로 실제 미래산업의 3 차원 고집적 향 소자 적용이 불가능하여 소재 활용이 극히 제한되고 있습니다. 특히, 메모리 및 로직 분야에 고집적화를 위해서는 수직 채널형 소자 개발이 중요하게 되어 최근에는 이를 평면이 아닌 3 차원 구조에 적용하려는 시도가 있었지만, 낮은 신뢰성의 전사 기법을 통해 제한적으로 적용되었습니다. 이에 새로운 '구조'와 '재료'를 결합하여 시너지를 가질 수 있는 공정기술 개발이 반드시 필요합니다. 본 연구과제에서는 원자층 두께 채널 소재의 표면이동강화 직성장 기술을 활용하여 수직 트랜지스터를 모듈화 하고 전사 공정 없이 복잡한 3 차원 구조의 소자에서도 원자층 물질 기반 수직 FET 의 집적을 가능하게 하여 미래의 고집적 향 수직형 로직 및 메모리 아키텍처를 실현할 수 있는 와해성 모듈공정기술을 개발하는 것을 목표로 합니다.

전계효과 트랜지스터(FET)는 현대 집적회로(IC)의 핵심소자로 로직과 메모리 응용 모두에 필수적이며 반도체 소자의 소형화/적층화에 따라 공간의 한계를 극복하고 IC 집적도를 높일 수 있도록 평면 구조에서 벗어나 고밀도, 고성능 3차원 구조로 진화 중입니다. 즉, sub-10 nm 노드에 대응하기 위해 실리콘 채널을 핀 모양으로 제작하여 게이트 전극이 채널을 3 면으로 둘러싼 구조를 개발, 게이트 커플링 효율을 높였으나 실리콘 기반 채널 기반 Fin-FET 은 초미세공정 노드(sub-5nm technology node)에 들어섬에 따라 단채널 효과 및 누설전류 증가, 이동도의 기하급수적 저하를 피할 수 없습니다. 이에 따라 트랜지스터의 성능 저해없이 게이트 길이 초미세 스케일링에 따른 채널 바디 두께의 상당한 감소가 필히 요구되고 있습니다. 결국, 이러한 “구조적” 혁신과